1.1 系统构架
l 一个驱动单元
n Cortex™-M0 内核系统总线(S-bus)
l 四个被动单元
n 内部 SRAM
n 内部 Flash 闪存存储器
n AHB 所连接的所有外设
n AHB 到 APB 的桥，它连接的所有 APB 设备
1.1.1 系统总线
此总线连接 Cortex™-M0 内核的系统总线(外设总线)到总线矩阵，总线矩阵协调内核与外部总线的访问。
1.1.2 AHB/APB 桥(APB)
“AHB/APB 桥”在 AHB 和 APB 总线间提供同步连接。AHB 和 APB 的操作速度均与系统时钟SYS_CLK 同步。
连接到每个桥的不同外设的地址映射请参考表 1-1。在每一次复位过程当中，除 SRAM 以外的所有外设都被关闭。
注意：对 AHB 或 APB 总线上的寄存器进行 8 位或者 16 位操作时，由于数据字节以小端格式存放在存储器中，故有：
1. 读操作：该操作会被自动转换成 32 位的读，对应的数据将按照小端格式被存储在中间变量；
2. 写操作：总线和桥会自动将 8 位或者 16 位的写入数据扩展，并将缺失的高位补 0，以配合
32 位的向量。
1.2 存储器组织
程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个 4GB 的线性地址空间内。
数据字节以小端格式存放在存储器中。一个字里的低地址字节被认为是该字的低有效字节，而高地址字节是高有效字节。
1.3 嵌入式 SRAM
PT32x00x 内置较大 2K 字节的 SRAM。它可以以字节、半字(16 位)或全字(32 位)访问。SRAM 的起始地址是 0